运放，运放

在FPGA高速采集中，除了外部的AD芯片之外，最重要的是运放，因为必须将微小信号放大后才能进入AD，转换出数字信号。 运放设计如上图，外部输入微小电流信号，通过电阻R1取电，转换为电压，请注意R1阻值，以与信号源进行阻抗匹配。 C1和R2组成高通滤波器，滤除不需要的高频信号。 电位器R4和电阻R3、R5、R6组成直流偏置调零电路。 R7和R8组成负反馈电路，进行信号放大。 OPA1输出的放大信号经

>>阅读原文<<