DSP与FPGA通讯软件设计

前端采集的振动信号在FPGA中，通过内部FIFO缓存以后发送给DSP作数据处理。DSP和FPGA之间经过EMIF接曰方式链接通FIFO实现DSP和FPGA之间的数据传输。 如图所示的FPGA和DSP的接口示意围，图中的DSP控制FPGA采集信号，FPGA中的FIFO数据装满的时候出发DSP开始读取数据，数据读取期间，引脚FPGA_CS_RD处于高电平，读取完毕后跳变为低电平，ＦＰＧＡ读取到对应引脚

>>阅读原文<<