如何修改Xilinx IP中文件的只读属性？

不知道你们有没有遇到过一个问题，就是你想修改xilinx IP中的某些代码，或者想经过debug进一步了解这些代码时，可是发现它不支持修改的，是read-only属性。本文将给你们介绍一种方法，来解决这个问题。

Generate Output Products

首先小编须要给你们介绍的是，在最终生成IP的时候的两个属性（ug896_page35）：

在Vivado中默认的选项为 Out of context per IP，工具会自动为IP建立XCI和DCP，更改日志，以及实例化模板。一般的作法也都是选择这一选项。

Global Synthesize选项表示的是，将IP的HDL和用户的HDL一块儿进行综合。

修改xilinx ip中代码的只读属性

在生成IP的时候，若是最终的Synthesizs Options是按照默认的选项，选择的是Out of context per IP，那么最终生成的IP中的代码属性是只读的，以下图右上角所示：

如下为修改Xilinx IP中代码的只读属性的具体操做步骤：

1 修改IP的Synthesizs Options为Global。

以下图所示，gtwizard_share IP已经和其余的IP不同了，它的前面已经没有橘黄色的小框了，其余IP的Synthesizs Options为 Out of context per IP。

2 在Sources 窗口中在Complier Order项中选中该IP。

3 一样是在上图中的Source File Properties窗口中的Propertie项中找到IS_MANAGED选项，将后面的“√”去掉。

去掉之后，能够看到IP前面的标记就变了，以下图：

同时再去查看代码，发现read-only属性没有了，此时就能够进行编辑了。

应用

• 好比 MIG 核中的 MMCM 能够修改，而后节约BUFG

• SDI 中的某些lock信号用来做为后一级的复位，或者某些2分频时钟，能够从核里面引出来

• Transceiver 里面的BUG在某些状况下将BUFG修改BUFH，节省BUFG

其余的IP看我的选择便可修改，作到 IP 灵活操做，再也不是“黑盒子”。

扫 码 关 注   一 起 畅 聊

深耕在FPGA  扎根于视频领域 

卓越于神经网络

本文分享自微信公众号 - 瓜大三哥（xiguazai_tortoise）。
若有侵权，请联系 support@oschina.cn 删除。
本文参与“OSC源创计划”，欢迎正在阅读的你也加入，一块儿分享。