【踩坑】并行线程消息通讯——内存双缓冲存储区的实现(单向数据流动)

  近期，因为须要将运行度差别较大的三个功能模块，整合到一个系统中，此处不如将三个模块分别记为,它们的关系用图表示以下：缓存                                    其中，A,B,C三个模块分别运行在200Hz,40Hz和1kHz的频率上，且它们之间的数据流动方向是单向数据流动，即不存在两个并行模块同时往一个缓存Buffer里面写的状况，也就是说，没有写入竞争的状况发

>>阅读原文<<