quartus ii 使用modelsim altera进行仿真

第一种: 先随便写一个程序,有输入,有时钟,有输出 再点击processing-->start-->start test bench template writer 然后就会在modlsim的文件中生成一个.vt的文件  然后打开这个文件 接下来就是再initial和always里面添加信号 保存,再点击 首先看仿真软件是不是modelsin-altera,再看语言是不是verilog hdl,然

>>阅读原文<<