FPGA设计——图像处理(中值滤波)

1. 概述 本设计采用FPGA技术，实现CMOS视频图像的中值滤波，并通过以太网传输(UDP方式)给PC实时显示。 2. 硬件系统框图 CMOS采用MT9V011(30万像素)，FPGA采用ALTERA公司的CYCLONE IV，以太网卡采用REALTK公司的100M网卡芯片，硬件框图如下： 硬件平台采用ETree的FPGA开发板，如下图所示： 3. 算法原理 中值滤波需要对3×3矩阵窗里的像素进

>>阅读原文<<