使用官方的HDL试验DAC输出 之一

官方的AD9361接口做得很完善，我觉得应该花时间研究透彻。正好这段时间难得的安静，我就专门做做试验研究学习一下。 AXI_AD9361这个模块咱们之前的博客分析了几次，今天试验ADC的输出，看看ENBALE,VALID和数据这三者之间关系。 其实查看代码可以看到ENABLE是处理器通过AXI LITE接口设置，而VALID是用于数据通讯进行数据指示的。为什么要有这两个信号呢，我的猜测（后续查代码

>>阅读原文<<