双向端口I/O的研究

 最近项目中要用到双向三态口，于是调用ALTERA 的Q2里LPM. 从上到下分别是真值表,和RTL view里的视图及原理图模块.由于是双向口所以在modelsim里防真. 以前曾自己用verilog写的 module bidir_infer(data,read_write); input read_write; inout [1:0] data; reg[1:0] data_reg,state

>>阅读原文<<