流行的FPGA的上电复位

在实际设计中，由于外部阻容复位时间短，可能无法使FPGA内部复位到理想的状态，所以今天介绍一下网上流行的复位逻辑。 在基于verilog的FPGA设计中，我们常常可以看到以下形式的进程： 信号rst_n用来对进程中所用变量的初始化，这个复位信号是十分重要的，如果没有复位，会导致一些寄存器的初始值变得未知，如果此时FPGA就开始工作的话，极易导致错误。 那么，这个复位信号来自何处？难道我们做好的系统

>>阅读原文<<