6、基于Verilog的信号发生器DDS的设计

一、前言 采用 Verilog 设计了一个简单的信号发生器，可输出正弦波、方波、三角波、锯齿波这 4 种频率、相位和幅值可调的波形。设计 二、具体功能 module dds( input wire clk, input wire rst_n, input wire [19:0] freq, input wire [1:0] wave_sel, i

>>阅读原文<<