第七章RISC-V的取指令

RISC-V架构特色对于取指的简化   1：指令长度编码放在低位 得益于后发优点和多年来处理器发展的教训，全部RISC-V处理器的指令长度指示码都放在了低位，能够方便取指逻辑在取指过程当中以最快的速度译码出当前指令的长度，极大地简化了硬件的设计 另外，16位压缩指令子集是可选的，假设处理器仅支持32位的而不支持16位的，甚至能够把后两位忽略不存储，由于确定固定为（11），从而减小了6.25%的指令

>>阅读原文<<