【Vivado——FPGA硬件调试（四）】快速替换Debug Probes

在使用Vivado Logic Analyzer调试时，常会遇到这样的情形：当前阶段需要观测信号xa_reg，下一阶段需要观测xb_reg，两个阶段原始设计并没有改变，只是需要将xa_reg替换为xb_reg。此时，一种方法是回到综合后的设计，通过Setup Debug重新设置待观测信号，这样固然可行，但需要对设计重新布局布线，耗时，效率低。另一种方法是采用ECO（Engineering Chan

>>阅读原文<<