FIFO 为什么能跨时钟

A  fifo 一般由 双口ram(dpram Array) 和 空满状态指示器(status) 外加两个寄存器组 构成 其中 Status 的设计是要比较两边的地址产生空满，涉及到用 clk_rd时钟下 读取写地址 和 clk_wr 时钟下读取读地址的跨时钟操作，为降低亚稳态，采取地址换算成格雷码（每次地址只有1bit变化），加上 双触发器（打一拍）降低亚稳态的发生和传播 参考： https:/

>>阅读原文<<