Design Abstraction Layers设计抽象层

在我们查看Verilog语言的更多细节之前，最好先了解芯片设计中不同的抽象层。 顶层是系统级体系结构，它定义各种子块并根据功能对其进行分组。 例如，处理器集群将具有多个核心，缓存块和缓存一致性逻辑。 所有这些都将被封装并表示为具有输入输出信号的单个块。 在下一个级别中，每个子块都使用硬件描述语言编写，以准确描述每个单独块的功能。 在此阶段，将忽略较低级别的实现细节，例如电路原理图，技术库。 例如，

>>阅读原文<<