Verilog HDL程序基础——计算机组成原理实验

模块的一般语法结构 设计块 module 模块名（端口名1，端口名2，…）；         端口类型说明（input，output，inout）；         参数定义（可选）；         数据类型定义（wire，reg等）； ……………………………说明部分…………………………………         实例引用低次层模块和基本门级元件；         连续赋值语句（assign）；  

>>阅读原文<<