PLL与MMCM区别

PLL输出时钟和输入时钟之间的相位关系是位置的,但MMCM是可以选择对齐输入输出相位的。 同时PLL只有两个输出时钟,而MMCM有6个。   在Xilinx的FPGA中,时钟管理器称为Clock Management,简称CMT。我们所用到的DCM / PLL / MMCM都包含在CMT中。 DCM是比较早的FPGA中使用的,某些Sparten-3和Virtex-4,后面的器件不再使用了。在Vir
相关文章
相关标签/搜索