SPI总线verilog hdl实现（1）SPI通讯

SPI总线传输只须要4根线就能完成，这四根线的做用分别以下： 　　SCK(Serial Clock)：SCK是串行时钟线，做用是Master向Slave传输时钟信号，控制数据交换的时机和速率； 　　MOSI(Master Out Slave in)：在SPI Master上也被称为Tx-channel，做用是SPI主机给SPI从机发送数据； 　　CS/SS(Chip Select/Slave Se

>>阅读原文<<