TMS32028335通过Mcbsp口经过FPGA K7配置PLL芯片AD9518-1
TMS32028335配置PLL芯片AD9518-1 目前在调试一块高速AD采集的FPGA板子，需要时钟频率为300M作为系统时钟，硬件上设计采样PLL芯片AD9518-1产生此频率时钟。AD9518-1概况如下： 大概描述下锁相环的工作原理如下： 主要意思就是，外部时钟进入PLL后首先进行R分频，然后鉴相器进行反馈信号与分频后信号的相位检测，再进入滤波器滤波后进入压控振荡器VCO，此后一路经过D
相关文章
- 1. OMAPL138经过SPI与fpga通信
- 2. FM1288通过串口配置
- 3. DM8168经过GPMC接口与FPGA高速数据通讯实现
- 4. 【芯片学习】【pLL】AD9520
- 5. AM5728经过GPMC接口与FPGA高速数据通讯实现
- 6. 通过JTAG配置EPCS64芯片方法(将Quartus SOF转换JIC)
- 7. fpga配置过程（转载）
- 8. RS485芯片/RS485通信芯片/RS485通信接口芯片UN3485
- 9. McBSP配置为SPI
- 10. DM8168通过GPMC接口与FPGA高速数据通信实现
- 更多相关文章...
- • SQL 通配符 - SQL 教程
- • Eclipse Debug 配置 - Eclipse 教程
- • IDEA下SpringBoot工程配置文件没有提示
- • IntelliJ IDEA 代码格式化配置和快捷键
相关标签/搜索
每日一句
-
每一个你不满意的现在，都有一个你没有努力的曾经。
欢迎关注本站公众号,获取更多信息
