Verilog学习笔记简单功能实现（五）...............序列检测设计

转载地址：html https://www.cnblogs.com/SYoong/p/5953339.html学习 这里采用夏宇闻教授第十五章的序列检测为例来学习;测试 从以上的状态转换图能够写出状态机的程序：code module seqdet(x,out,clk,rst); input x,clk,rst; output out; reg [2:0]state; wire ou

>>阅读原文<<