CSCORE Verilog 避坑

cpu序列检查chanllenge 保存time、pc、addr、grf的寄存器务必开大，以避免数据溢出，自以为16位已经可以了，但还是没有逃过wa，最后直接开成32位ac了 Verilog语法中，位运算符 的优先级是低于 关系运算符 的。故后面两种形式的代码 不等价 (binPc & 32'b0011) != 0和binPc & 32'b0011 != 0，前者才能表达正确的意思。包括三目运算符

>>阅读原文<<