关于摄像头PCB图设计经验谈

摄像头PCB设计，由于客观缘由等.容易引发干扰这是个涉及面大的问题。咱们抛开其它因素，仅仅就PCB设计环节来讲，分享如下几点心得，供参考交流：

1.合理布置电源滤波/退耦电容：通常在原理图中仅画出若干电源滤波/退耦电容，但未指出它们各自应接于何处。其实这些电容是为开关器件(门电路)或其它须要滤波/退耦的部件而设置的，布置这些电容就应尽可能靠近这些元部件，离得太远就没有做用了。有趣的是，当电源滤波/退耦电容布置的合理时，接地点的问题就显得不那么明显。

2.线条有讲究：有条件作宽的线决不作细；高压及高频线应园滑，不得有尖锐的倒角，拐弯也不得采用直角。地线应尽可能宽，最好使用大面积敷铜，这对接地点问题有至关大的改善。

3.要有合理的走向：如输入/输出，交流/直流，强/弱信号，高频/低频，高压/低压等…，它们的走向应该是呈线形的(或分离)，不得相互交融。其目的是防止相互干扰。最好的走向是按直线，但通常不易实现，最不利的走向是环形，所幸的是能够设隔离带来改善。对因而直流，小信号，低电压PCB设计的要求能够低些。因此“合理”是相对的。

4.选择好接地点：小小的接地点不知有多少工程技术人员对它作过多少论述，足见其重要性。通常状况下要求共点地，如：前向放大器的多条地线应汇合后再与干线地相连等等…。现实中，因受各类限制很难彻底办到，但应尽力遵循。这个问题在实际中是至关灵活的。每一个人都有本身的一套解决方案。如能针对具体的电路板来解释就容易理解。

5.有些问题虽然发生在后期制做中，但倒是PCB设计中带来的，它们是：过线孔太多，沉铜工艺稍有不慎就会埋下隐患。因此，设计中应尽可能减小过线孔。同向并行的线条密度太大，焊接时很容易连成一片。因此，线密度应视焊接工艺的水平来肯定。焊点的距离过小，不利于人工焊接，只能以下降工效来解决焊接质量。不然将留下隐患。因此，焊点的最小距离的肯定应综合考虑焊接人员的素质和工效。

6.焊盘或过线孔尺寸过小，或焊盘尺寸与钻孔尺寸配合不当。前者对人工钻孔不利，后者对数控钻孔不利。容易将焊盘钻成“c”形，重则钻掉焊盘。导线太细，而大面积的未布线区又没有设置敷铜，容易形成腐蚀不均匀。即当未布线区腐蚀完后，细导线颇有可能腐蚀过头，或似断非断，或彻底断。因此，设置敷铜的做用不只仅是增大地线面积和抗干扰。以上诸多因素都会对电路板的质量和未来产品的可靠性大打折扣。

PCB设计应注意

误区一：这板子的PCB设计要求不高，就用细一点的线，自动布吧。

点评：自动布线必然要占用更大的PCB面积，同时产生比手动布线多好多倍的过孔，在批量很大的产品中，PCB厂家降价所考虑的因素除了商务因素外，就是线宽和过孔数量，它们分别影响到PCB的成品率和钻头的消耗数量，节约了供应商的成本，也就给降价找到了理由。

误区二：这些总线信号都用电阻拉一下，感受放心些。

点评：信号须要上下拉的缘由不少，但也不是个个都要拉。上下拉电阻拉一个单纯的输入信号，电流也就几十微安如下，但拉一个被驱动了的信号，其电流将达毫安级，如今的系统经常是地址数据各32位，可能还有244/245隔离后的总线及其它信号，都上拉的话，几瓦的功耗就耗在这些电阻上了。

误区三：CPU和FPGA的这些不用的I/O口怎么处理呢？先让它空着吧，之后再说。

点评：不用的I/O口若是悬空的话，受外界的一点点干扰就可能成为反复振荡的输入信号了，而MOS器件的功耗基本取决于门电路的翻转次数。若是把它上拉的话，每一个引脚也会有微安级的电流，因此最好的办法是设成输出（固然外面不能接其它有驱动的信号）;

误区四：这款FPGA还剩这么多门用不完，可尽情发挥吧

点评：FGPA的功耗与被使用的触发器数量及其翻转次数成正比，因此同一型号的FPGA在不一样电路不一样时刻的功耗可能相差100倍。尽可能减小高速翻转的触发器数量是下降FPGA功耗的根本方法。

误区五：这些小芯片的功耗都很低，不用考虑

点评：对于内部不太复杂的芯片功耗是很难肯定的，它主要由引脚上的电流肯定，一个ABT16244，没有负载的话耗电大概不到1毫安，但它的指标是每一个脚可驱动60毫安的负载（如匹配几十欧姆的电阻），即满负荷的功耗最大可达60*16=960mA，固然只是电源电流这么大，热量都落到负载身上了。

误区六：存储器有这么多控制信号，我这块板子只须要用OE和WE信号就能够了，片选就接地吧，这样读操做时数据出来得快多了。

点评：大部分存储器的功耗在片选有效时（不论OE和WE如何）将比片选无效时大100倍以上，因此应尽量使用CS来控制芯片，而且在知足其它要求的状况下尽量缩短片选脉冲的宽度。

误区七：这些信号怎么都有过冲啊？只要匹配得好，就可消除了

点评：除了少数特定信号外（如100BASE-T、CML），都是有过冲的，只要不是很大，并不必定都须要匹配，即便匹配也并不是要匹配得最好。象TTL的输出阻抗不到50欧姆，有的甚至20欧姆，若是也用这么大的匹配电阻的话，那电流就很是大了，功耗是没法接受的，另外信号幅度也将小得不能用，再说通常信号在输出高电平和输出低电平时的输出阻抗并不相同，也没办法作到彻底匹配。因此对TTL、LVDS、422等信号的匹配只要作到过冲能够接受便可。

误区八：下降功耗都是硬件人员的事，与软件不要紧。

点评：硬件只是搭个舞台，唱戏的倒是软件，总线上几乎每个芯片的访问、每个信号的翻转差很少都由软件控制的，若是软件能减小外存的访问次数（多使用寄存器变量、多使用内部CACHE等）、及时响应中断（中断每每是低电平有效并带有上拉电阻）及其它争对具体单板的特定措施都将对下降功耗做出很大的贡献’