子模块到顶层模块——例化与调用

在Verilog程序中，不可能将全部的代码放在一个文件里面，不一样功能的模块封装在一个文件里面，但最终咱们要生成最终的系统电路，必须将这些子模块生成一个顶层模块，那么如何生成这样的顶层模块呢？html 给出一个实例，post         上图中提出了这样一个问题：如何将三个子模块接成一个顶层模块。这三个子模块分别完成了：与，或，加 三种运算，如今须要作的是将三个子模块综合成一个顶层模块，在此咱

>>阅读原文<<