clk为何要用posedge,而不用negedge

Verilog中典型的counter逻辑是这样的:spa always@(posedge clk or negedge reset) begin设计     if(reset == 1'b0)sed         reg_inst1 <= 8'd0;im     else if(clk == 1'b1)di         reg_inst1 <= reg_inst1 + 1'd1;时间    
相关文章
相关标签/搜索