FPGA经过SPI对ADC配置简介（四）-------Verilog实现4线SPI配置

时间 2020-07-24

标签 fpga 经过 spi adc 配置简介 verilog 实现繁體版

原文原文链接

第二篇以德州仪器(TI)的高速ADC芯片——ads52j90为例，介绍完了 4线SPI配置时序。本篇将以该芯片SPI结构为例，具体介绍如何利用verilog 实现4线SPI配置时序。不管实现读仍是写功能，都先要提供SCLK。假如FPGA系统工做时钟40MHz，咱们能够利用计数器产生一个n分频的时钟做为SCLK，本例中n取8，SCLK频率5MHz。SCLK产生的代码以下： web SCLK时钟有了

>>阅读原文<<