FPGA实现IO口检测程序

A口和B口经过一个电阻相连,都是双向IO口,经过上拉电阻链接VDD。FPGA芯片引脚分别与A,B口相接。 A,B口可能存在的问题web 某一个口接地 A1,B1口开路 A1,A2短路 B1,B2短路 IO_test.v主程序模块 module io_test( inout [29:0] JH2_A, //JH1 A口 30个A口 A_register表示 /////////////
相关文章
相关标签/搜索