Verilog语言之结构语句：Always过程块和assign连续赋值语句

数字电路是用线将逻辑门连接起来组合而成的，任何电路都可以用一些模块的组合和赋值语句来表示。但是，有时候这并不是描述电路最为方便的方法。结构语句（Procedures:always, initial, task, function）为描述电路提供了更多的选择。 对硬件综合来说，有两种最重要的always块： 组合: always @(*) 时钟: always @(posedge clk) 组合 组

>>阅读原文<<