VHDL：信号、端口以及和Verilog的区别

VHDL：信号、端口以及和Verilog的区别 1.信号 html     信号是描述硬件系统的基本数据对象，它的性质相似于链接线。信号能够做为设计实post 体中并行语句模块间的信息交流通道。       信号做为一种数值容器，不但能够容纳当前值，也能够保持历史值（这决定于语句的 表达方式）。这一属性与触发器的记忆功能有很好的对应关系，只是没必要注明信号上数据流 动的方向。信号定义的语句格式与变

>>阅读原文<<