计算机系统实验：总线实验

2019年3月6日 活动：总线实验 解释：3月5日时我同时写了VHDL和dbf文件两种格式，发现通过vhdl可以很轻松的实现总线要求的所有操作，同时可以很轻松的完成实验要求的r1和r2寄存器的交换操作，但是。在通过dbf格式实现总线实验的时候出了一些状况，不知道为什么我和我的组员的现象不一致，他没有le~result这个输出而我有，而且我的总线怎么也没有输出，不知道为什么。推测是因为对三态门那个芯

>>阅读原文<<