FPGA笔记记录
软核：综合前的RTL模型 固核：带有平面规划信息的网表、FPGA实现的 硬核：经过信息验证的设计版图、专用集成电路实现的 vivado使用流程：选芯片、setting选IP核 always @(sl or a or b )//表示只要sl、a、b有一个变化就执行下面的语句 #1、#2//表示门输入到输出延迟1个或者2个单元 synthesis（综合），表示将逻辑表达式转化为与或非等门 ‘bz表示高
相关文章
- 1. FPGA笔记（三）
- 2. FPGA 笔记六
- 3. FPGA 笔记五
- 4. FPGA笔记（四）
- 5. FPGA Timing笔记
- 6. 【FPGA】FPGA学习笔记
- 7. FPGA个人笔记
- 8. FPGA学习笔记
- 9. FPGA学习笔记（四）FPGA概要
- 10. FPGA学习笔记（一）——初识FPGA
- 更多相关文章...
- • ADO 添加记录 - ADO 教程
- • ADO 更新记录 - ADO 教程
- • Tomcat学习笔记（史上最全tomcat学习笔记）
- • 漫谈MySQL的锁机制
相关标签/搜索
每日一句
-
每一个你不满意的现在，都有一个你没有努力的曾经。
最新文章
欢迎关注本站公众号,获取更多信息
相关文章
- 1. FPGA笔记（三）
- 2. FPGA 笔记六
- 3. FPGA 笔记五
- 4. FPGA笔记（四）
- 5. FPGA Timing笔记
- 6. 【FPGA】FPGA学习笔记
- 7. FPGA个人笔记
- 8. FPGA学习笔记
- 9. FPGA学习笔记（四）FPGA概要
- 10. FPGA学习笔记（一）——初识FPGA