高质量VerilogHDL描述方法

前言     刚刚初学VerilogHDL的时候，感觉语言风格很像C语言，编程也是完全用软件的思想去写，但是使用过FPGA和学习了数集之后，才醒悟出何为“硬件思想”，本节主要介绍一下高质量的VerilogHDL描述方法。     VerilogHDL可综合的四大法宝：always、if-else、case、assign，本文将围绕这四大法宝来讲述。     有可综合的法宝，那么可综合风格禁止出现的

>>阅读原文<<