UART学习之路（二）基本时序介绍

这次我们来介绍一下UART的基本时序，了解一下底层信号怎么传送的。方便以后使用Verilog HDL实现收发逻辑。 9600bit/s 的意思是每秒发送9600bit，因此可以理解为将1s分解为9600等分，对于发送端来说，每bit电平的维持时间是1/9600s，对于接收端来说，在1/9600s内要完成数据的采样。因此对于不同时间源的设备，如何实现这个发送“节拍”以及设置接收采样频率非常重要，即主

>>阅读原文<<