重温FPGA设计流程(5、调用DDS IP核产生正弦波)

建立工程，DDS_test。在IP Catalog中搜索DDS，选择其中一个DDS Compiler，双击打开。 开发板系统频率为100MHz, 根据输出频率的计算公式，相位步进间隔= (fout / fdds_in) * 2^N (N 为前面相位的位宽)，因此若是用系统的频率做为DDS的输入频率，相位步进间隔= （1k / 100M）* 2^16 = 0.65536，显然这在verilog 中没

>>阅读原文<<