signal has no driver/load”的解决方法
今天在进行原理图绘制完成后，对其进行编译，发现出现好多相同的错误：“signal ... has no driver”，“signal ... has no load”，找了很久，没有发现什么错误。百度一番发现：原来，我开始只是新建了一个schematic文件，即单单是对一个sch文件进行编译，所以，出现了前述的error！
解决方法：
将schematic原理图添加到某工程，再编译就不会出现那些error了。
Tips：
解法一：你使用的元器件对应的引脚是输入的，可以改变原理图中对应元器件的引脚属性解决。
解法二：在Altium Designer中,软件会检查你的输入管脚有没有连,这样的好处是提醒画图的人还有输入管脚是悬空的。我们知道,在电路系统中,大部分输入管脚是不允许悬空的。所以建议画图的人在做原理图库的时候尽量把元件管脚的属性加上,这样可以不让自己出错。如果有输入哪个管脚必须悬空的话,可以在上面添加忽略ERC检查（如下图所示），这样编译的时候就没有警告了!
解法三：在做元件封装的时候，管脚的electrical type有很多选择，一般情况下，选择passive就没事了
解法四：设置属性。在Project-Error Reporting-Violations Associated with Nets
Signals with no driver中,选择no report。
