FPGA 项目基本结构框架图

FPGA 项目基本结构框架图： 分析： Hierachy 可以看到整体的项目 1、 beep_top 文件是项目的顶层文件，也就是最终 编译的文件 下面还有3个子文件： 分别是 beep_test0、beep_test1、sound_lut 三个文件。 其中可以看到，在整个文件中： 2、beep_test0、beep_test1 都是调用的 beep_test 模块，相当于调用了两次，然后再内部使

>>阅读原文<<