ADS42LB69使用记录

ADS42LB69数据格式配置为“DDR LVDS Interface Timing”。只需配置 Register 15 为“0X01h”。 注意FPGA通过IDDR输入后，正确取出16BIT数据。 这里重点记录一个寄存器错误。经实测验证 Register 8 的 DATA FORMAT 选择，手册中Register 8 的D4说明“0”是 Twos complement，“1”是Offset b

>>阅读原文<<