i2c的时钟延展问题

结论： (即在模拟i2c主：在主设置SCL为高后，要超时判断SCL是否为高，再发后面的时序）dom   现象(以下图)：ide 因为在发送读命令以后，即ACk以后，下面从设备须要准备数据时间，（大约10us,一个时钟的时间），此时还在I2C中断中，所以SCLK上是被拉低。因为主设备，并未检查该SCLK信号，致使下一个数据的第一个时钟信号被拉低，而不知道，而当作有效信号采样，结果致使数据采用出错；咱

>>阅读原文<<