SRIO学习（四）——SRIO管脚

SRIO管脚 【SRIO管脚部分官方文档给的信息较少，只有一个表格，不过笔者会对表格里的描述进行详细解析】 SRIO设备管脚是基于Current-Mode Logic (CML)【电流模式逻辑】的高速差分信号，传输和接收信号的缓存自身都包含有时钟恢复区域。参考时钟输入是不纳入SerDes宏的，参考时钟使用的是差分缓存输入的，与晶振产商提供的LVDS和LVPECL接口兼容的时钟信号。Table 2-

>>阅读原文<<