DDR3

http://chenxin19830313.blog.163.com/blog/static/11278263620102269456907/

http://www.ednchina.com/ART_8800513897_29_35573_AN_3a921b14_4.HTM

 

百科名片

DDR3是一种电脑内存规格。它属于SDRAM家族的内存产品，提供了相较于DDR2 SDRAM更高的运行效能与更低的电压，是DDR2 SDRAM（四倍资料率同步动态随机存取内存）的后继者（增长至八倍），也是现时流行的内存产品。

 

DDR3 SDRAM为了更省电、传输效率更快，使用了SSTL 15的I/O接口，运做I/O电压是1.5V，采用CSP、FBGA封装方式包装，除了延续DDR2 SDRAM的ODT、OCD、Posted CAS、AL控制方式外，另外新增了更为精进进的CWD、Reset、ZQ、SRT、RASR功能。

　　CWD是做为写入延迟之用，Reset提供了超省电功能的命令，可让DDR3 SDRAM内存颗粒电路中止运做、进入超省电待命模式，ZQ则是一个新增的终端电阻校准功能，新增这个线路脚位提供了ODCE（On Die Calibration Engline）用来校准ODT（On Die Termination）内部中断电阻，新增了SRT（Self-Reflash Temperature）可编程化温度控制内存时脉功能，SRT的加入让内存颗粒在温度、时脉和电源管理上进行优化，能够说在内存内，就作了电源管理的功能，同时让内存颗粒的稳定度也大为提高，确保内存颗粒不致于工做时脉太高致使烧毁的情况，同时DDR3 SDRAM还加入RASR（Partial Array Self-Refresh）局部Bank刷新的功能，能够说针对整个内存Bank作更有效的资料读写以达到省电功效。

1、DDR3在DDR2基础上采用的新型设计：

　　DDR3

　　1．8bit预取设计，而DDR2为4bit预取，这样DRAM内核的频率只有接口频率的1/8，DDR3-800的核心工做频率只有100MHz。

　　2．采用点对点的拓朴架构，以减轻地址/命令与控制总线的负担。

　　3．采用100nm如下的生产工艺，将工做电压从1.8V降至1.5V，增长异步重置（Reset）与ZQ校准功能。

　　2、DDR3与DDR2几个主要的不一样之处 ：

　　1.突发长度（Burst Length，BL）

　　因为DDR3的预取为8bit，因此突发传输周期（Burst Length，BL）也固定为8，而对于DDR2和早期的DDR架构系统，BL=4也是经常使用的，DDR3为此增长了一个4bit Burst Chop（突发突变）模式，即由一个BL=4的读取操做加上一个BL=4的写入操做来合成一个BL=8的数据突发传输，届时可经过A12地址线来控制这一突发模式。并且须要指出的是，任何突发中断操做都将在DDR3内存中予以禁止，且不予支持，取而代之的是更灵活的突发传输控制（如4bit顺序突发）。

　　2.寻址时序（Timing）

　　就像DDR2从DDR转变而来后延迟周期数增长同样，DDR3的CL周期也将比DDR2有所提升。DDR2的CL范围通常在2～5之间，而DDR3则在5～11之间，且附加延迟（AL）的设计也有所变化。DDR2时AL的范围是0～4，而DDR3时AL有三种选项，分别是0、CL-1和CL-2。另外，DDR3还新增长了一个时序参数——写入延迟（CWD），这一参数将根据具体的工做频率而定。

　　3.DDR3新增的重置（Reset）功能

　　重置是DDR3新增的一项重要功能，并为此专门准备了一个引脚。DRAM业界很早之前就要求增长这一功能，现在终于在DDR3上实现了。这一引脚将使DDR3的初始化处理变得简单。当Reset命令有效时，DDR3内存将中止全部操做，并切换至最少许活动状态，以节约电力。

　　在Reset期间，DDR3内存将关闭内在的大部分功能，全部数据接收与发送器都将关闭，全部内部的程序装置将复位，DLL（延迟锁相环路）与时钟电路将中止工做，并且不理睬数据总线上的任何动静。这样一来，将使DDR3达到最节省电力的目的。

　　4.DDR3新增ZQ校准功能

　　ZQ也是一个新增的脚，在这个引脚上接有一个240欧姆的低公差参考电阻。这个引脚经过一个命令集，经过片上校准引擎（On-Die Calibration Engine，ODCE）来自动校验数据输出驱动器导通电阻与ODT的终结电阻值。当系统发出这一指令后，将用相应的时钟周期（在加电与初始化以后用512个时钟周期，在退出自刷新操做后用256个时钟周期、在其余状况下用64个时钟周期）对导通电阻和ODT电阻进行从新校准。

　　5.参考电压分红两个

　　在DDR3系统中，对于内存系统工做很是重要的参考电压信号VREF将分为两个信号，即为命令与地址信号服务的VREFCA和为数据总线服务的VREFDQ，这将有效地提升系统数据总线的信噪等级。

　　6.点对点链接（Point-to-Point，P2P）

　　这是为了提升系统性能而进行的重要改动，也是DDR3与DDR2的一个关键区别。在DDR3系统中，一个内存控制器只与一个内存通道打交道，并且这个内存通道只能有一个插槽，所以，内存控制器与DDR3内存模组之间是点对点（P2P）的关系（单物理Bank的模组），或者是点对双点（Point-to-two-Point，P22P）的关系（双物理Bank的模组），从而大大地减轻了地址/命令/控制与数据总线的负载。而在内存模组方面，与DDR2的类别相相似，也有标准DIMM（台式PC）、SO-DIMM/Micro-DIMM（笔记本电脑）、FB-DIMM2（服务器）之分，其中第二代FB-DIMM将采用规格更高的AMB2（高级内存缓冲器）。

　　面向64位构架的DDR3显然在频率和速度上拥有更多的优点，此外，因为DDR3所采用的根据温度自动自刷新、局部自刷新等其它一些功能，在功耗方面DDR3也要出色得多，所以，它可能首先受到移动设备的欢迎，就像最早迎接DDR2内存的不是台式机而是服务器同样。在CPU外频提高最迅速的PC台式机领域，DDR3将来也是一片光明。目前Intel所推出的新芯片-熊湖(Bear Lake)，其将支持DDR3规格，而AMD也预计同时在K9平台上支持DDR2及DDR3两种规格。

　　

DDR3内存的技术改进

　　逻辑Bank数量

　　DDR2 SDRAM中有4Bank和8Bank的设计，目的就是为了应对将来大容量芯片的需求。而DDR3极可能将从2Gb容量起步，所以起始的逻辑Bank就是8个，另外还为将来的16个逻辑Bank作好了准备。

　　封装（Packages）

　　DDR3因为新增了一些功能，因此在引脚方面会有所增长，8bit芯片采用78球FBGA封装，16bit芯片采用96球FBGA封装，而DDR2则有60/68/84球FBGA封装三种规格。而且DDR3必须是绿色封装，不能含有任何有害物质。

　　突发长度（BL，Burst Length）

　　因为DDR3的预取为8bit，因此突发传输周期（BL，Burst Length）也固定为8，而对于DDR2和早期的DDR架构的系统，BL=4也是经常使用的，DDR3为此增长了一个4-bit Burst Chop（突发突变）模式，即由一个BL=4的读取操做加上一个BL=4的写入操做来合成一个BL=8的数据突发传输，届时可经过A12地址线来控制这一突发模式。并且须要指出的是，任何突发中断操做都将在DDR3内存中予以禁止，且不予支持，取而代之的是更灵活的突发传输控制（如4bit顺序突发）。

　　寻址时序（Timing）

　　就像DDR2从DDR转变而来后延迟周期数增长同样，DDR3的CL周期也将比DDR2有所提升。DDR2的CL范围通常在2至5之间，而DDR3则在5至11之间，且附加延迟（AL）的设计也有所变化。DDR2时AL的范围是0至4，而DDR3时AL有三种选项，分别是0、CL-1和CL-2。另外，DDR3还新增长了一个时序参数——写入延迟（CWD），这一参数将根据具体的工做频率而定。 从环保角度去看，下降功耗对业界是有着实实在在的贡献的，全球的PC每一年的耗电量至关惊人，即便是每台PC减低1W的幅度，其省电量都是很是可观的。

　　下降功耗

　　DDR3内存在达到高带宽的同时，其功耗反而能够下降，其核心工做电压从DDR2的1.8V降至1.5V，相关数据预测DDR3将比现时DDR2节省30%的功耗，固然发热量咱们也不须要担忧。就带宽和功耗之间做个平衡，对比现有的DDR2-800产品，DDR3-800、1066及1333的功耗比分别为0.72X、0.83X及0.95X，不但内存带宽大幅提高，功耗表现也比上代更好.

早在2002年6月28日，JEDEC就宣布开始开发DDR3内存标准，但从2006的状况来看，DDR2才刚开始普及，DDR3标准更是连影也没见到。不过目前已经有众多厂商拿出了本身的DDR3解决方案，纷纷宣布成功开发出了DDR3内存芯片，从中咱们仿佛能感受到DDR3临近的脚步。而从已经有芯片能够生产出来这一点来看，DDR3的标准设计工做也已经接近尾声。

　　半导体市场调查机构iSuppli预测DDR3内存将会在2008年替代DDR2成为市场上的主流产品，iSuppli认为在那个时候DDR3的市场份额将达到55%。截至2008年11月底的状况看，这个预期仍是比较准确，市场上已经占据了不少运行频率为1066,1333,1600,甚至2000MHz的DDR3内存，接口类型有200和240 PIN两种。不过，就具体的设计来看，DDR3与DDR2的基础架构并无本质的不一样。从某种角度讲，DDR3是为了解决DDR2发展所面临的限制而催生的产物。

　　因为DDR2内存的各类不足，制约了其进一步的普遍应用，DDR3内存的出现，正是为了解决DDR2内存出现的问题，具体有：

　　更高的外部数据传输率

　　更先进的地址/命令与控制总线的拓朴架构

　　在保证性能的同时将能耗进一步下降

　　为了知足这些要求，DDR3内存在DDR2内存的基础上所作的主要改进包括：

　　8bit预取设计，DDR2为4bit预取，这样DRAM内核的频率只有接口频率的1/8，DDR3-800的核心工做频率只有100MHz。

　　采用点对点的拓朴架构，减轻地址/命令与控制总线的负担。

　　采用100nm如下的生产工艺，将工做电压从1.8V降至1.5V，增长异步重置（Reset）与ZQ校准功能。

　　在这个冬季即将结束，三星正式推出目前世界上单颗密度最大的DDR3芯片，基于50纳米制造工艺，推单颗容量到了4GB,这个终于使得咱们能够更快的跨入64位的时代，由于单根PC内存条的容量已达到了惊人的32GB。 新的芯片比先前的DDR3芯片功耗下降了40%，

　　其次，这也为单根32GB的内存条的上市扫清了障碍，最初面市的32GB的RDIMM内存用于服务器领域采起双面封装（每一面由4×4GDDR3芯片组成），同时会面对桌面市场提供8G的UDIMM内存提供给工做站和PC平台，以及8GB的SO-DIMM笔记本电脑内存。 新的低功耗DDR3内存设计工做电压为1.35伏，比以前1.5伏的DDR3芯片下降大约20%功耗，同时最大吞吐速度达到1.6Gbps。 另外，DDR2的价格恐怕会依然疲软，我在想个人本本是否是应该升级到DDR2 4GB了呢？而根据IDC的预测DDR3内存市场份额将从目前的29%到2011年达到72%。

(1)功耗和发热量较小：吸收了DDR2的教训，在控制成本的基础上减少了能耗和发热量，使得DDR3更易于被用户和厂家接受。

　　(2)工做频率更高：因为能耗下降，DDR3可实现更高的工做频率，在必定程度弥补了延迟时间较长的缺点，同时还可做为显卡的卖点之一，这在搭配DDR3显存的显卡上已有所表现。

　　(3)下降显卡总体成本：DDR2显存颗粒规格多为16M X 32bit，搭配中高端显卡经常使用的128MB显存便需8颗。而DDR3显存颗粒规格多为32M X 32bit，单颗颗粒容量较大，4颗便可构成128MB显存。如此一来，显卡PCB面积可减少，成本得以有效控制，此外，颗粒数减小后，显存功耗也能进一步下降。

　　(4)通用性好：相对于DDR变动到DDR2，DDR3对DDR2的兼容性更好。因为针脚、封装等关键特性不变，搭配DDR2的显示核心和公版设计的显卡稍加修改便能采用DDR3显存，这对厂商下降成本大有好处。

　　目前，DDR3显存在新出的大多数中高端显卡上获得了普遍的应用。 如今许多低端的显卡也有采用DDR3显存的

[编辑本段]

DDR2与DDR1的不一样之处

主要区别：

　　1，DDRI的工做电压为2.5V，DDRII的工做电压为1.8v。

　　2，DDRI的PIN脚为184pin,DDRII的pin脚为240pin

　　3，DDRI的主频为266/333/400，DDRII的主频为400/533/667/800/1066MHz.

　　DDR1的频率最高到400，DDR2的最高到1066，DDR3的则更高了。三者不一样类型的不能够混插。

　　同类型的内存条不一样频率的能够混插。

DDR3与DDR2的不一样之处

　逻辑Bank数量，DDR2 SDRAM中有4Bank和8Bank的设计，目的就是为了应对将来大容量芯片的需求。而DDR3极可能将从2GB容量起步，所以起始的逻辑Bank就是8个，另外还为将来的16个逻辑Bank作好了准备。 封装（Packages），DDR3因为新增了一些功能，因此在引脚方面会有所增长，8bit芯片采用78球FBGA封装，16bit芯片采用96球FBGA封装，而DDR2则有60/68/84球FBGA封装三种规格。而且DDR3必须是绿色封装，不能含有任何有害物质。 突发长度（BL，Burst Length），因为DDR3的预取为8bit，因此突发传输周期（BL，Burst Length）也固定为8，而对于DDR2和早期的DDR架构的系统，BL=4也是经常使用的，DDR3为此增长了一个4-bit Burst Chop（突发突变）模式，即由一个BL=4的读取操做加上一个BL=4的写入操做来合成一个BL=8的数据突发传输，届时可透过A12位址线来控制这一突发模式。并且须要指出的是，任何突发中断操做都将在DDR3内存中予以禁止，且不予支持，取而代之的是更灵活的突发传输控制（如4bit顺序突发）。 寻址时序（Timing），就像DDR2从DDR转变而来后延迟周期数增长同样，DDR3的CL周期也将比DDR2有所提高。DDR2的CL范围通常在2至5之间，而DDR3则在5至11之间，且附加延迟（AL）的设计也有所变化。DDR2时AL的范围是0至4，而DDR3时AL有三种选项，分别是0、CL-1和CL-2。另外，DDR3还新增长了一个时序参数──写入延迟（CWD），这一参数将根据具体的工做频率而定。 新增功能──重置（Reset），重置是DDR3新增的一项重要功能，并为此专门准备了一个引脚。DRAM业界已经很早之前就要求增这一功能，现在终于在DDR3身上实现。这一引脚将使DDR3的初始化处理变得简单。当Reset命令有效时，DDR3内存将中止全部的操做，并切换至最少许活动的状态，以节约电力。在Reset期间，DDR3内存将关闭内在的大部分功能，因此有数据接收与发送器都将关闭。全部内部的程式装置将复位，DLL（延迟锁相环路）与时钟电路将中止工做，并且不理睬数据总线上的任何动静。这样一来，将使DDR3达到最节省电力的目的。 新增功能──ZQ校准，ZQ也是一个新增的脚，在这个引脚上接有一个240欧姆的低公差参考电阻。这个引脚透过一个命令集，经由片上校准引擎（ODCE，On-Die Calibration Engine）来自动校验数据输出驱动器导通电阻与终结电阻器（ODT，On-Die Termination）的终结电阻值。当系统发出这一指令以后，将用相对应的时钟周期（在加电与初始化以后用512个时钟周期，在退出自刷新操做后用256个时钟周期、在其余状况下用64个时钟周期）对导通电阻和ODT电阻进行从新校准。^[1]

 

 

 

 

ZQ校准

 

为了提升信号完整性，并加强输出信号强度，DDR内存中引入了终端电阻和输出驱动器。而为了在温度和电压发生变化的状况下仍能保持信号完整性，就须要对这些终端电阻和输出驱动器进行按期校准。未经校准的终端电阻会直接影响信号质量，而调整不当的输出驱动器则会使有效信号跃迁偏离参考电平，从而致使数据和选通讯号之间出现误差。如图3所示，这种误差会缩短有效数据窗口，并下降数据传输的可靠性。

 

 

图3：因不等的数据选取脉冲(DQS)驱动使交叉点偏离中间水平而致使有效数据窗口缩短。

 

DDR2内存的输出驱动器通常置于芯片外，只在初始化过程当中随机校准一次，所以这种被称为“片外驱动校准(OCD)”的校准序列仅用于校准片外输出驱动器。DDR2内存没法支持ODT校准模式。

 

为了保持更高的信号完整性，DDR3内存中引入ODT和片上输出驱动器。DDR3内存中新增了ZQ专用脚，在ZQ管脚与地面之间接有一个240Ω±1％容差的外部参考电阻，便于进行校准。当内存模块收到ZQ校准命令时，片上校准引擎便启动校准序列。在DDR3内存的初始化阶段会进行初始ZQ校准，以后会按期进行短时ZQ校准，以补偿运行温度和电压漂移形成的信号波动。

 

动态ODT

 

为了提升数据总线上的信号完整性，DDR3内存中新增了一个特性，能够在不设置模式寄存器值的状况下修改ODT电阻。使能该特性后，一个不一样的终端电阻值就会被写入到内存中。图4展现了在DDR3内存中使能该特性后，如何在写入操做中动态转换终端电阻，在这种状况下也无需再发送模式寄存器编程命令。

 

 

图4：使能DDR3内存模块的动态ODT阻配置特性后，在数据写入操做中该配置将终端电阻改成“RTT_Dyn”，待操做完成后，又将终端电阻恢复到“RTT_Nom”。