【FPGA开发日记——调整时序】记录调整时序过程中遇到的问题与解决方式

毕设的时候FPGA逻辑部分已经做完了，虽然毕业了，但是老师还是希望我把整个流程做完。 现在在调整时序，由于之前没有怎么接触过，也没有师兄师姐帮助，调的我是心烦意乱 有人说没有调过时序就不算做过FPGA，因此我准备记录一下调整时序的流程，日后做个纪念 最开始检查时序，基本就是一片红，200m的时钟根本满足不了，我看最多支持到120m的时钟，感觉自己之前写的代码质量太差了，将来写代码一定不能偷懒，一定

>>阅读原文<<