Verilog always敏感电平说明

always@(a) a信号发生变化是触发web always@（posedge a or negedge a） a信号双边沿触发svg always 不断触发，伪组合逻辑电路xml always@（*） 任意输出信号发生变化触发it always@（a or posedge clk） clk上升沿或a发生变化触发sed always@（data[2:0]） data是8位数据，前三位data[2

>>阅读原文<<