Pentium II & Pentium III的流水线 (3)

Execution Core Detail 要想实现指令执行并行，就必须要知道各个执行单元的延迟信息。执行单元在流水线上的布局信息以及流水线上执行的微指令信息也很重要。本节会详细讲述执行核的操作，包括对指令的延迟与吞吐量，执行单元/端口，高速缓存，以及存储缓冲区的讨论。 Instruction Latency and Throughput 当微指令到达预约站后，通过对微指令重排序，以便于取得指令需

>>阅读原文<<