VHDL的一个简单的程序示例

试用VHDL 程序设计一个三输入与门。 library IEEE;                     //库 ：存放已经编译了的实体、构造体、包集合和配置。 use IEEE.STD_LOGIC_1164.ALL;  //包集合/程序包：存放各设计模块都能共享的数据类型、常数和子程序等   ENTITY and3 IS                                     

>>阅读原文<<