VARON设计流程及示例

本文介绍有关使用VARON的设计流程和基础示例的介绍。 设计流程        图1显示了VARON的设计流程。 第一步，将VARON IP导入用户的目标设计。 VARON IP用RTL（Verilog HDL）编写。 这允许用户将VARON IP导入到Verilog HDL或VHDL编写的用户设计和环境中。第二步是选择要观察的AXI信号，然后完成VARON IP配置并注入用户设计。      

>>阅读原文<<