hold time的一些思考点

写这个博客的原因是看到了这个题： 时钟周期为T,触发器D1的时钟沿到来到触发器Q变化的时间Tcq（CLK--Q）最大为T1max,最小为T1min,逻辑组合电路的延迟时间最大为T2max，最小为T2min，问触发器D2的建立时间和保持时间。 之后又在面试时候又被问到了相关的问题，因此想要总结一下。 什么是保持时间（hold time）？保持时间就是指的对于一个触发器来说（如下图的D触发器），在时钟

>>阅读原文<<