FPGA中加减乘除运算的注意问题

FPGA中有关加减乘除运算的位宽问题： 1：在进行加减乘除运算时必定要注意位宽，保证足够大的位宽，防止数据溢出，若是溢出结果就会出现错误，尤 其是加和乘运算，必定要计算好位宽（位宽的计算能够都取其最大值，看最大值计算后的位宽就是最大位宽，采 用这个位宽数据就溢出不了） 2：除法运算时：除法和减法都是缩小数据，获得的最后结果若是要比原来的位宽小的时候，那取数据的低位，把 高位抛弃，取低位的位宽数和输

>>阅读原文<<