verilog中，逻辑右移>>、算数右移>>>、以及无符号右移、有符号右移，仿真对比图（右移结果还跟被赋值的位数有关）

(好多资料都是说>>>是逻辑右移，>>是算数右移，但我的仿真结果却不是这样，，，有不对的地方还请大佬指出) 1、无符号逻辑右移>>,右移1位，等价于除以2 2、有符号逻辑右移>> 仿真结果跟之前的无区别，但是，我把被赋值位数改变，就会有区别了（不知道为什么） 3、将2中的c、d变成6bit 看到不同了吧。此时b=10000,带符号右移移位，变成11000，即24，也就是-8，为何跟d的位数有关，就

>>阅读原文<<