verilog第六周实验要求

verilog第六周实验要求 第六周(10.29—11.04):web 设计一个带使能端 3-8 译码器。svg 设计一个具备清零功能的按键计数器，对按键进行计数并显示，能够采用Verilog或C语言，设计 实现方式不限。code 1,门级描述(程序以下)xml module _3to8decode(A1,A2,A3,E,Y);input input A1,A2,A3,E; //定义输入信号同步

>>阅读原文<<