基于原理图法的全加器设计

基于原理图法的全加器设计 全加器可以由两个半加器和一个或门连接而成，这样得到的半加器电路称为顶层文件。 设计原理图如下： 下面全加器的设计采用层次结构的VHDL程序设计方法，采用元件例化语句。 工程文件名与顶层文件（全加器）文件名一样； 把全加器、半加器、或门的vhdl文件都要包含到工程中； 在全加器文件中声明半加器、或门为元件； 然后例化三个元件：两个半加器和一个或门。 软件说明：ModelSi

>>阅读原文<<