ZYNQ AXI DMA

时间 2020-12-30

标签 FPGA 繁體版

原文原文链接

AXIDMA: 官方解释是为内存与AXI4-Stream外设之间提供高带宽的直接存储访问。AXI DMA主要包括Memory Map和 Stream两部分接口，前者连接PS子系统，后者则连接带有流接口的PL IP核。其可选的scatter/gather功能可将CPU从数据搬移任务中解放出来。在ZYNQ中，AXIDMA就是FPGA访问DDR3的桥梁，不过该过程受ARM的监控和管理。使用其他的IP（

>>阅读原文<<

1. ZYNQ AXI DMA调试细节
2. zynq AXI总线
3. ZYNQ中DMA与AXI4总线-DMA简介
4. Zynq AXI-GPIO
5. ZYNQ入门(一)-AXI总线
6. 第八节，ZYNQ的DMA
7. ZYNQ AXI总线介绍
8. zynq axi uartlite调试
9. 基于zynq的AXI DMA数据环路测试
10. Zynq-7000 AXI总线接口和协议
更多相关文章...