附录B

文章目录 B 4.1 Verilog的数据类型和操作类型 设有一个wire或reg,命名为X reg的一组阵列表示寄存器文件或存储器。 reg或wire型数据可能的取值有 可十、二、八或十六。 Verilog从C中继承了一元组和二进制操作符, 哪些定义了相同的数值? B.4.2 Verilog程序的结构 B.4.3 Verilog构造复杂的组合逻辑 用Verilog构造组合逻辑时 always语言

>>阅读原文<<